PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-326106

(43)Date of publication of application: 25.11.1994

(51)Int.CI.

H01L 21/3205

(21)Application number: 05-151143

(71)Applicant: SONY CORP

(22)Date of filing:

28.05.1993

(72)Inventor: KURODA HIDEAKI

ONO KEIICHI

(30)Priority

Priority number: 05 85639


Priority date: 18.03.1993

Priority country: JP

(54) METHOD OF FORMING DUMMY PATTERN

(57)Abstract:

PURPOSE: To provide the formation method, of a dummy pattern, wherein the problem of a cross talk between wirings due to an increase in the capacitance between the wirings is solved, absolute differences in level of a device are made uniform and the flatness on the surface of the device can be enhanced. CONSTITUTION: In a device which is provided with a multilayer Al interconnection structure, data on a region in which a dummy pattern is to be defined is designated as Chip, data on a region in which an interconnection pattern for an i-layer Al inter-connection is designated as IMi, data on a dummy pattern for an i-layer to be found finally is designated as IDi, data on a dummy pattern region obtained by a data decrement is definied as (Chip-IMi)D, and the logical product of the data (Chip-IMi)D on the dummy pattern region and interconnection pattern data IM(i+1) for an (i+1) layer or dummy pattern data ID(i+1) is found. Thereby, the dummy pattern data IDi is generated, and a dummy pattern for the i-layer is formed on the basis of the dummy pattern data IDi.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

REST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-326106

(43)公開日 平成6年(1994)11月25日


(51) Int.Cl. ⁵ H 0 1 L 21/3205	識別記号	庁内整理番号	FΙ	技術表示箇所
		7514-4M 7514-4M 7514-4M	H01L	21/ 88 S B K
			審査請求	未請求 請求項の数10 FD (全 14 頁)
(21)出願番号	特願平5-151143		(71)出願人	000002185
(22)出願日	平成5年(1993)5,	月28日	(72)発明者	東京都品川区北品川6丁目7番35号 黒田 英明
(31)優先権主張番号 (32)優先日	特願平5-85639 平 5 (1993) 3 月18	B	(12/)(3/4)	東京都品川区北品川6丁目7番35号 ソニー株式会社内
(33)優先権主張国	日本 (JP)		(72)発明者	大野 圭一 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
			(74)代理人	弁理士 船橋 國則
				·

(54) 【発明の名称】 ダミーパターンの形成方法

(57)【要約】

【目的】 配線間容量の増大による配線間のクロストークの問題を解決しつつデバイスの絶対段差を揃え、デバイス表面の平坦度の向上を可能としたダミーバターンの形成方法を提供する。

【構成】 多層A1配線構造を有するデバイスにおいて、ダミーパターンを定義すべき領域のデータをChip、i層A1配線の配線パターンの占める領域のデータをIwi、最終的に求めるべきi層のダミーパターンデータをIoiとし、データデクリメントによって得られるダミーパターン領域のデータを(ChipーIwi)。と定義し、このダミーパターン領域データ(ChipーIwi)。と(i+1)層の配線パターンデータ Iw(i+1) 又はダミーパターンデータ Io(i+1) との論理積をとることによってダミーパターンデータ Ioiを生成し、このダミーパターンデータ Ioiに基づいてi層のダミーパターンを形成する。



第1実施例の平面標念図

(2)

法であって、

特開平6-326106

【特許請求の範囲】

【請求項1】 n層(nは2以上の整数)の金属配線構造を有する半導体装置におけるダミーパターンの形成方法であって、

1

第 i 層 (i は整数で、 $1 \le i$ < n) のダミーパターンを 形成するに当り、第 (i+1) 層の配線パターンデータ 又はダミーパターンデータを用いて第 i 層のダミーパタ ーンデータを生成し、

この第 i 層のダミーパターンデータに基づいてダミーパターンを形成することを特徴とするダミーパターンの形 10 成方法。

【請求項2】 前記第 i 層の配線パターン又はダミーパターンを、第 (i+1)層の配線パターン又はダミーパターンが形成される領域よりも広い領域に形成することを特徴とする請求項1記載のダミーパターンの形成方法。

【請求項3】 n層(nは2以上の整数)の金属配線構造を有する半導体装置におけるダミーパターンの形成方法であって、

第 i 層 (i は整数で、 $2 \le i$ < n) のダミーパターンを 20 形成するに当り、第 (i+1) 層及び第 (i-1) 層の 両配線パターンデータを用いて第 i 層のダミーパターンデータを生成し、

この第 i 層のダミーパターンデータに基づいてダミーパターンを形成することを特徴とするダミーパターンの形成方法。

【請求項4】 前記ダミーパターンデータは、ダミーパターンを定義すべき領域から第 i 層の配線パターン領域を除いたダミーパターン領域のデータと第 (i+1) 層及び第 (i-1) 層の両配線パターンデータとの論理積 30 による第1のデータと、前記ダミーパターン領域から前記第1のデータで定義される領域を除いた領域のデータと第 (i+1) 層の配線パターンデータとの論理積による第2のデータと、前記ダミーパターン領域から前記第1及び第2の各データで定義される領域を除いた領域のデータと第 (i-1) 層の配線パターンデータとの論理積による第3のデータと、前記ダミーパターン領域から前記第1,第2及び第3の各データで定義される領域を除いた領域の第4のデータとの論理和によるデータであることを特徴とする請求項3記載のダミーパターンの形 40 成方法。

【請求項5】 前記ダミーパターンデータは、ダミーパターンを定義すべき領域から第 i 層の配線パターン領域を除いたダミーパターン領域のデータから、このダミーパターン領域のデータと第 (i+1)層及び第 (i-1)層の両配線パターンデータとの論理積による第1のデータと、前記ダミーパターン領域から前記第1のデータで定義される領域を除いた領域のデータと第 (i+1)層の配線パターンデータとの論理積による第2のデータと、前記ダミーパターン領域から前記第1及び第2 50

の各データで定義される領域を除いた領域のデータと第 (i-1) 層の配線パターンデータとの論理積による第

る請求項3記載のダミーパターンの形成方法。 【請求項6】 n層(nは2以上の整数)の金属配線構造を有する半導体装置におけるダミーパターンの形成方

3のデータとを差し引いたデータであることを特徴とす

2

第 \mathbf{i} 層 (\mathbf{i} は整数で、 $\mathbf{1} \le \mathbf{i} \le \mathbf{n}$) のダミーパターンを 形成するに当り、複数個の多角形の集合からなる島状パ ターンを $\mathbf{2}$ 次元配列するパターンデータを用意し、

前記島状パターンデータと第i層の配線パターンデータ との図形データの論理演算によって第i層のダミーパタ ーンデータを生成し、

この第 i 層のダミーパターンデータに基づいてダミーパターンを形成することを特徴とするダミーパターンの形成方法。

【請求項7】 前記多角形として正方形を用い、その一辺の長さLを配線パターンのデザインルールを満たす寸法としたとき、前記島状パターン間の間隔Sを、2L< Sの関係を満足するように設定したことを特徴とする請求項6記載のダミーパターンの形成方法。

【請求項8】 n層(nは2以上の整数)の金属配線構造を有する半導体装置におけるダミーパターンの形成方法であって、

第 i 層 (i は整数で、 $1 \le i < n-1$) のダミーパターンを形成するに当り、第 (i+2) 層から第n 層までの各コンタクト領域データを用いて第i 層のダミーパターンデータを生成し、

この第1層のダミーパターンデータに基づいてダミーパ ターンを形成することを特徴とするダミーパターンの形 成方法。

【請求項9】 前記ダミーパターンデータは、第(i+2)層から第n層までの各コンタクト領域データの論理和データで定義される領域に対して第1の一定量だけ拡大した領域を定義する第1のデータから、第1層の配線パターンデータで定義される領域に対して第2の一定量だけ拡大した領域を定義する第2のデータを差し引いて得られる第3のデータで定義される領域に対し、第3の一定量だけ縮小しかつ残存した領域に対して前記第3の一定量だけ拡大した領域を定義する第4のデータであることを特徴とする請求項8記載のダミーパターンの形成方法。

【請求項10】 前記第1の一定量をステッパーの合わせ精度以上に、

前記第2の一定量を配線パターンの最小加工寸法以上若 しくは寄生容量を考慮した最小配線パターン間隔以上で かつ平坦化が可能な最大配線パターン間ギャップ以下 に、

前記第3の一定量を配線パターンの最小加工寸法の1/ 2以上にそれぞれ設定することを特徴とする請求項9記 (3)

特開平6-326106

3

載のダミーパターンの形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ダミー (疑似) パター ンの形成方法に関し、特に多層金属配線構造を有する半 導体装置におけるダミーパターンの形成方法に関する。 [0002]

【従来の技術】LSIの高集積化に伴いデバイスの積層 化、特に配線パターンの多層化が進んでいる。このた め、配線パターンの存在する場所と存在しない場所に起 因するデバイスの絶対誤差は年々大きくなってきてい る。高さの異なる場所に位置する配線パターンをリソグ ラフィ技術を用いてパターニングするためには、焦点深 度のマージンを確保する必要がある。ところが、焦点深 度と解像度は相反する関係にあるために、多層配線の微 細化には限度がある。

【0003】これを解決するために、配線パターンの存 在しない場所にダミーパターンを配することにより、デ バイスの絶対段差を揃える方法が提案されている。その 方法として、

①ゲートアレイのように配線パターンがグリッド上を通 るデバイスでは、図17(a)に示すように、小面積の 島状パターンからなるグリッドG上にダミーパターン (図の斜線部分)を配する方法

②図17 (B) に示すように、配線パターンが存在しな い場所には、配線パターン(図の白抜き部分)からある 距離 Sを離して全面にダミーパターン (図の斜線部分) を敷き詰める方法

の2つの方法が一般的に知られている。

[0004]

【発明が解決しようとする課題】しかしながら、①の方 法の場合は、ゲートアレイのような規則的な配線パター ンを対象としており、不規則な配線パターンには対応で きなく、また②の方法の場合は、大面積の配線パターン が存在するために、応力集中によるパターンの爆発や、 配線間容量の増大による配線間クロストークが問題とな る。すなわち、図18において、 I1, I2, ……, I 7 をAI配線、Co を配線底面容量、Ci を配線側面容 量とすると、I: - I2 の配線間容量Caは、Ca≒C 1 + C₀ / 2となり、また I₁ - I₂ の配線間容量Cb は、Cb≒Co /2となり、I1 - I7 の如く遠く離れ た配線間容量も無視できなくなる。

【0005】また、①の方法と②の方法の複合も考えら れるが、この場合、ダミーパターンと配線パターンの境 界での演算処理やデザイン・ルール・チェックも含めて パターン自動生成時の演算が複雑になり過ぎるという問 題がある。一方、上層の配線パターンと下層の配線パタ ーンを接続するコンタクトホール(ヴィアホール)の加 工においては、配線パターンの有無によって生ずるデバ 絶対段差hが生ずることから、コンタクトホールを開口 する際に焦点深度を変えて露光すると、レジストの膜厚 が異なるために、開口径にパラツキが生ずるという問題

【0006】また、層間膜の平坦化プロセスによって は、図19 (B) に示すように、コンタクトホールを開 口する層間膜の深さ(h1, h2)が場所によって異な る場合がある。この場合には、深さの異なる層間膜をR IE(Reactive Ion Etching)にて加工することになるこ とから、浅い層間膜のコンタクトホールにとっては過剰 なエッチング(オーバーエッチング)を被ることにな る。このため、下層のアルミがエッチングされてアルミ とレジストの化合物がレジストの側壁に付着し、レジス ト除去後に王冠状に残るいわゆるクラウンが発生し、コ ンタクトホールを埋め込む際の障害になるという問題も ある。

【0007】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、配線間容量の増大に よる配線間のクロストークの問題を解決しつつデバイス 20 の絶対段差を揃え、デバイス表面の平坦度の向上を可能 としたダミーパターンの形成方法を提供することにあ る。本発明のさらに他の目的は、コンタクトホールの閉 口径のパラツキを抑えることができるとともに、クラウ ンの発生を防止できるダミーパターンの形成方法を提供 することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため に、本発明によるダミーパターンの形成方法では、n層 (nは2以上の整数)の金属配線構造を有する半導体装 30 置において、第1層(1は整数で、1≤i<n)のダミ ーパターンを形成するに当り、第 (i+1)層の配線パ ターンデータ又はダミーパターンデータを用いて第 i 層 のダミーパターンデータを生成し、この第1層のダミー パターンデータに基づいてダミーパターンを形成する。 また、第i層の配線パターン又はダミーパターンを、第 (i+1)層の配線パターン又はダミーパターンが形成 される領域よりも広い領域に形成する。

【0009】本発明による他のダミーパターンの形成方 法では、第i層(2≤i<n)のダミーパターンを形成 するに当り、第 (i+1) 層及び第 (i-1) 層の両配 線パターンデータを用いて第i層のダミーパターンデー タを生成し、この第I層のダミーパターンデータに基づ いてダミーパターンを形成する。このダミーパターンデ ータを、ダミーパターンを定義すべき領域から第i層の 配線パターン領域を除いたダミーパターン領域のデータ と第(i+1)層及び第(i-1)層の両配線パターン データとの論理積による第1のデータと、ダミーパター ン領域から第1のデータで定義される領域を除いた領域 のデータと第(i+1)層の配線パターンデータとの論 イス段差に起因して、図19(A)に示す如く層間膜の 50 理積による第2のデータと、ダミーパターン領域から第 (4)

特開平6-326106

5

1及び第2の各データで定義される領域を除いた領域の データと第(i-1)層の配線パターンデータとの論理 積による第3のデータと、ダミーパターン領域から第 1, 第2及び第3の各データで定義される領域を除いた 領域の第4のデータとの論理和をとることによって生成 する。

【0010】または、このダミーパターンデータを、ダ ミーパターン領域のデータから、このダミーパターン領 域のデータと第 (i+1) 層及び第 (i-1) 層の両配 線パターンデータとの論理積による第1のデータと、ダ 10 ミーパターン領域から第1のデータで定義される領域を 除いた領域のデータと第(i+1)層の配線パターンデ ータとの論理積による第2のデータと、ダミーパターン 領域から第1及び第2の各データで定義される領域を除 いた領域のデータと第(i-1)層の配線パターンデー タとの論理積による第3のデータとを除くことによって 生成する。

【0011】本発明によるさらに他のダミーパターンの 形成方法では、第1層のダミーパターンを形成するに当 り、複数個の多角形の集合からなる島状パターンを2次 20 元配列するパターンデータを用意し、この島状パターン データと第 i 層の配線パターンデータとの図形データの 論理演算によって第i層のダミーパターンデータを生成 し、この配線パターンデータに基づいてダミーパターン を形成する。そして、多角形として正方形を用い、その 一辺の長さしを配線パターンのデザインルールを満たす 寸法としたとき、島状パターン間の間隔 S を、2 L < S の関係を満足するように設定する。

【0012】本発明によるさらに他のダミーパターンの 形成方法では、第 i 層 (1 ≤ i < n - 1) のダミーパタ 30 ーンを形成するに当り、第 (i+2)層から第n層まで の各コンタクト領域データを用いて第i層のダミーパタ ーンデータを生成し、この第1層のダミーパターンデー タに基づいてダミーパターンを形成する。このダミーパ ターンデータとして、第(i+2)層から第n層までの 各コンタクト領域データの論理和データで定義される領 域に対してある一定量だけ拡大した領域を定義する第1 のデータから、第1層の配線パターンデータで定義され る領域に対してある一定量だけ拡大した領域を定義する 第2のデータを差し引いて得られる第3のデータで定義 40 される領域に対し、ある一定量だけ縮小しかつ残存した 領域に対して同じ量だけ拡大した領域を定義する第4の データを用いる。

[0013]

【作用】ある層のダミーパターンを形成する際に、その 上の層の配線パターン又はダミーパターンを考慮し、こ れらのパターンデータを用いて図形データの演算処理を 行うことによってダミーパターンデータを求め、配線パ ターンの形成領域を除く一定の領域において、上層の配

形成することで、デパイス表面の絶対段差を小さくす る。このとき、好ましくは、上層の配線パターン又はダ ミーパターンが形成される領域よりも広い領域にダミー パターンを形成することにより、密配線領域と疎配線領 域の境界における傾斜をなだらかにし、当該境界におけ る局部段差を小さくする。

【0014】また、ある層のダミーパターンを形成する 際に、その上の層の配線パターンのみならず、その下の 層の配線パターンをも考慮し、上層及び下層の配線パタ ーンデータを用いて図形データの演算処理を行うことに よってダミーパターンデータを求める。そして、配線パ ターンの形成領域を除く一定の領域において、上層の配 線パターンの下のみならず、他の領域にも部分的にダミ ーパターンを形成するか、または上層の配線パターンの 下を除く他の領域にダミーパターンを形成する。これに よれば、配線パターンの形成領域を除く一定の領域全体 に亘ってダミーパターンを形成した場合における配線間 容量の増大による配線間のクロストークの問題を及び密 配線領域と疎配線領域の境界における局部段差の問題を 解消できる。

【0015】さらに、ある層のダミーパターンを形成す る際に、複数個の多角形の集合からなる島状パターンを 2次元配列するパターンデータを用意し、この島状パタ ーンデータとある層の配線パターンデータとの図形デー タの論理演算を行うことによってダミーパターンデータ を生成し、このパターンデータに基づいてダミーパター ンを形成する。これによれば、単純な図形演算処理で、 小面積のダミーパターンを配線パターンと同一の層に自 動生成できる。

【0016】また、コンタクトホールの加工において、 ある層について2つ上の層から上の各層のコンタクト領 域データを用いてダミーパターンデータを生成し、この パターンデータに基づいてダミーパターンを形成する。 これによれば、コンタクトホールが存在する領域の下に 位置する下層の領域には全てダミーバターンが形成され るため、同じ層におけるコンタクト開口部分間の段差を なくすことができる。その結果、コンタクト閉口部分の 髙さが揃うため、コンタクトホールの閉口径のバラツキ を抑えることができるとともに、コンタクトホールをエ ッチングする深さが均一になるため、オーバーエッチン グ量を少なくでき、クラウンの発生を防止できる。

[0017]

【実施例】以下、本発明の実施例を図面に基づいて詳細 に説明する。先ず、本発明の第1実施例が適用されるn 層(nは2以上の整数)の金属配線(本例では、AI配 線)構造を有する半導体装置において、各層の配線パタ ーンデータを生成する全体の流れについて、図2のフロ ーチャートにしたがって説明する。なお、この配線パタ ーンデータの生成は、CAD (Computer Aided Design) 線パターン又はダミーパターンの下にダミーパターンを 50 システムを用いて行われる。図2において、先ず、配線 (5)

特開平6-326106

パターンデータを生成すべき層として第 (n-1) 層を 設定し(ステップS1)、続いてこの第(n-1)層の ある領域の配線パターンデータの有無を判断し (ステッ プS2)、配線パターンデータが有る領域については、 その配線パターンデータをそのままその領域の配線パタ ーンデータとして設定する(ステップS3)。

【0018】一方、配線パターンデータが無い領域につ いては、その上層である第n層の対応する領域の配線パ ターンデータの有無を判断し(ステップS4)、配線パ ターンデータがあれば、その配線パターンデータを用い 10 てダミーパターンデータを生成し(ステップS5)、ス テップS3に移行してこのダミーパターンデータをその 領域の配線パターンデータとして設定する。ステップS 5でのダミーパターンデータの具体的な生成方法につい ては後述する。このようにして、第 (n-1) 層につい て、各領域毎に配線パターンデータの生成が行われる。 第(n-1)層の配線パターンデータを設定したら、ス テップS6を経てステップS1に戻り、次に第(n-2) 層について、第 (n-1) 層の場合と同様の処理に よって各領域の配線パターンデータを設定し、以降、第 20 1層まで同様の処理を繰り返す。

【0019】次に、ステップS5におけるダミーパター ンデータを実際に生成する方法につき、図1の平面概念 図に基づいて説明する。今、ダミーパターンを定義すべ き領域のデータをChip、第i層Al配線パターンである 信号線及び電源線の各配線パターンの占める領域のデー タを I wi、最終的に求めるべき第 i 層のダミーパターン のデータ (以下、ダミーパターンデータと称する) を [pi とする。また、ダミーパターンを定義すべき領域から 配線パターンの占める領域を除いた領域のデータ (Chip 30 - Im) に対してデータディクリメントをかけることに よって与えられる領域(以下、ダミーパターン領域と称 する)のデータを (Chip-Imi) p と定義する。

【0020】ここで、データディクリメントとは、ある 領域に対してその周囲に配線パターンの最小ルール・ピ ッチ以上の一定値だけ領域を縮小する処理をデータ上で 行うことを言う。このデータディクリメントは、信号線 及び電源線の各配線パターンの占める領域(III)とダ ミーパターン(「」」)の間隔Sを与えており、通常、デ バイス表面の平坦化が可能な最大値をとる。本実施例で 40 は、この一定値として例えば2μmを設定する。

【0021】そして、このダミーパターン領域のデータ (Chip-Iui) ₀ と、第 (i+1) 層の配線パターンデ ータ I I (1+1) 又はダミーパターンデータ I I (1+1) との論 理積をとる次式により、第1層のダミーバターンデータ Iniを求める。

【数1】

 $I_{Di} = (Chip - I_{Mi})_{D} \times (I_{M(i+1)} + I_{D(i+1)})$ この論理演算式において、「×」は論理積を、「+」は 論理和をそれぞれ表わすものとし、以下に記す論理演算 50 $_3$ TEOS SiO $_2$ を堆積して層間絶縁膜13を形成

式においても同様とする。そして、このダミーパターン データ In に基づいて第 I 層のダミーパターンを形成す る。

【0022】このようにして、ある層のダミーパターン データを生成する際に、その上層の配線パターンデータ 又はダミーパターンデータを用いて論理演算処理を行う ことにより、簡単な図形データの論理演算によってダミ ーパターンデータを自動的に生成することができる。図 3は、上記第1実施例によって生成されたダミーパター ンデータ [11 に基づいて形成されたダミーパターンを有 する例えば4層A1配線構造のデバイスの断面図であ る。このデバイスの製造プロセスについて、以下に説明 する。P型半導体基板1の表面に素子分離領域2をLO COS法等によって形成し、さらにゲート酸化膜3を形 成した後、ゲート電極4をタングステンポリサイド等に よって形成する。

【0023】次に、素子分離領域2及びゲート電極4を マスクにしてイオン注入を行うことにより、LDD(Lig htly Doped Drain) 構造を構築する1017~1019cm -3の濃度を持つN- 拡散層 5を形成し、さらにゲート電 極4の側壁にLDDスペーサ6を形成した後、素子分離 領域2、ゲート電極4及びLDDスペーサ6をマスクに して砒素 (As*), 燐 (P*) のイオン注入を行い、 適当な熱処理を施して1020cm-3以上の濃度を持つN 拡散層7を形成する。次いで、Si O2 (NSG)。 PSG, BPSG, SOG(Spin on Glass) 等の絶縁膜 を単独あるいは組み合わせてCVD法で堆積し、場合に よってはこれらの膜をエッチバックしたり、BPSG膜 を800℃~900℃の高温熱処理を施してフローする ことにより、平坦化された絶縁膜8を形成する。

【0024】この絶縁膜8中に、N⁺ 拡散層7及びゲー ト電極4上に達するコンタクトホール9(ゲート電極4 側については図示せず)を開口する。コンタクトホール 9には、タングステンプラグ10を埋め込む。なお、タ ングステンプラグ10の代わりに、パリアメタルTiN ✓TIをスパッタした後、ウエハを500℃以上の高温 に保った状態でAI(SI含有)を数百nmスパッタ し、A 1 を表面流動させて埋め込んでも良い(高温A 1 スパッタ法)。タングステンプラグ10を形成した後、 第1層目の配線パターン(1AI配線パターン)11と 第1層目のダミーパターン (1AIダミーパターン) 1 2を、Ti, AISiCu, TiON, TiN等の複合 膜で形成する。このとき、1AIダミーパターン12の パターンデータは、数1の論理演算式にi=1を代入す ることによって得られる。

【0025】次に、プラズマTEOS SiO2,O3 TEOS SIO2 等を数百nm程度堆積した後、SO Gをコーティング、エッチパックして1A1段差部を埋 め込み、しかる後再びプラズマTEOS SiO2.O

(6)

特開平6-326106

する。次いで、この層間絶縁膜13中に、1A1配線パ ターン11に達するコンタクトホール14を開口する。 そして、このコンタクトホール14をタングステンプラ グ15で埋め込む。なお、タングステンプラグ15に代 えて高温AIで埋め込んでも良い。

【0026】続いて、第2層目の配線パターン(2A1 配線パターン) 16及び第2層目のダミーパターン(2 Alダミーパターン) 17を、Ti, AlSiCu, T iON、TiN等の複合膜で形成する。このとき、2A 1のダミーパターン17のパターンデータは、数1の論 10 理演算式に 1 = 2を代入することによって得られる。以 下3層、4層と順次、層間絶縁膜、コンタクト部、3A 1,4A1配線パターン19,20及び3A1ダミーパ ターン21が、上述したプロセスで形成されていくこと になる。このとき、各層のダミーパターンのパターンデ ータは、数1の論理演算式で与えられる。

【0027】上述したように、各層のダミーパターンを 形成する際に、数1の論理演算式に基づいて各層のダミ ーパターンデータ [」を生成し、このパターンデータ [pi に基づいてダミーパターンを形成するようにしたこと 20 により、図3から明らかなように、3A1配線パターン 19の下には1A1, 2A1配線パターン11, 16及 び1A1, 2A1ダミーパターン12, 17が配され、 デバイス表面における3A1配線パターン19,2A1 配線パターン16の高さが揃い、デバイス表面の絶対段 差が小さくなるため、デバイス表面の平坦度を向上でき る。これにより、各層のコンタクト部、A1配線形成の ためのリソグラフィ工程のフォーカスマージンを向上で きるため、微細配線の形成が可能となる。

【0028】ところで、上記第1実施例の場合は、デバ 30 イス表面の各領域において、第m層 (2≤m≤n)のA 1配線パターンが配された領域内に、第1層から第(m -1) 層までのAI配線パターン又はAIダミーパター ンを配する構成であるため、図3から明らかなように、 密配線領域と疎配線領域の境界に大きな局部段差が生じ ることがある。そこで、第1実施例の変形例として、第 1層の配線パターン又はダミーパターンを、第(1+ 1) 層の配線パターン又はダミーパターンが配される領 域よりも広い領域に配するようにする。例えば、図4に 示すように、2 A 1 配線パターン16 及び2 A 1 ダミー 40 パターン17を、1A I 配線パターン11及び1A I ダ ミーパターン12よりもある一定距離αだけ内側に配す るようにする。

【0029】ここで、一定距離αは、A1配線のパター ニング(リソグラフィ及びエッチング)に対して下層の*

 $I_{Di3} = (Chip - I_{Ni} - I_{Di1}' - I_{Di2}')_{D} \times I_{N(i-1)}$

次いで、次式で与えられるデータ [113 ' を求める。 ※ ※【数7】

 $I_{D13}' = (Chip - I_{N1} - I_{D11}' - I_{D12}') \times I_{N(1-1)}$

【0034】次に、ダミーパターン領域からダミーパタ ーンデータ I pii , I pii , I pii で定義される各領域 50 式から求める。

を除いた領域の第4のダミーパターンデータ Inia を次

*層間絶縁膜の段差が影響を与えないように、数十µm程 度の値に設定される。この変形例の場合のように、A I 配線パターン及びAIダミーパターンを、上層にいくに 連れて下層のAI配線パターン及びAIダミーパターン よりも内側に配するようにすることにより、図4から明 らかなように、密配線領域と疎配線領域の境界における 傾斜がなだらかになるため、当該境界における局部段差 を小さく抑えることができる。

10

【0030】次に、本発明の第2実施例について図5の 平面概念図に基づいて説明する。ここで、第1 実施例の 場合と同様に、ダミーパターンを定義すべき領域のデー タをChip、第i層A I 配線パターンである信号線及び電 源線の各配線パターンの占める領域のデータを Ixi、最 終的に求めるべき第i層のダミーパターンデータをIn とする。また、ダミーパターンを定義すべき領域から配 線パターンの占める領域を除いた領域のデータ(Chip-Ini) に対してデータディクリメントをかけることによ って得られるダミーパターン領域のデータを(Chip- I 11) 。と定義する。

【0031】先ず、ダミーパターン領域のデータ(Chip - I wi) p と、第 (i+1) 層、第 (i-1) 層の各配 線パターンの占める領域のデータ [*(1+1) , [*(1-1) と の論理積をとる次式により、第1のダミーパターンデー タIու を求める。

【数2】

 $I_{Dil} = (Chip - I_{Bi})_D \times I_{B(i+1)} \times I_{B(i-1)}$ 次いで、次式で与えられるデータ [] ご / を求める。 【数3】

 I_{Dil} ' = (Chip- I_{Bi}) × $I_{W(i+1)}$ × $I_{W(i-1)}$ 【0032】次に、ダミーパターン領域からダミーパタ ーンデータ Loir で定義される領域を除いた領域のデー タと、第(i+1)層の配線パターンの占める領域のデ ータ I w(1+1) との論理積をとる次式により、第2のダミ ーパターンデータ I p12 を求める。

【数4】

 $I_{Di2} = (Chip - I_{Bi} - I_{Di1}')_{D} \times I_{M(i+1)}$ 次いで、次式で与えられるデータ I p+2 ' を求める。

【数5】

【数 6 】

 $I_{D12}' = (Chip - I_{B1} - I_{D11}') \times I_{B(i+1)}$ 【0033】次に、ダミーパターン領域からダミーパタ ーンデータ [piɪ , [piz で定義される各領域を除いた 領域のデータと、第(i-1)層の配線パターンの占め る領域のデータ I x(1-1) との論理積をとる次式により、 第3のダミーパターンデータ Inis を求める。

(7)

特開平6-326106

11

12

【数8】

 $I_{Dif} = (Chip - I_{Mi} - I_{Dii} ' - I_{Di2} ' - I_{Di3} ')_{D}$

そして、ダミーパターンデータ I pi i , I pi 2 , I pi 3 , I pi 4 の論理和をとる次式により、最終的に求めるべき第 i 層のダミーパターンデータ I pi を得る。

【数9】 In1 = In11 + In12 + In13 + In14 この演算式において、「+」は論理和を表すものとす

【0035】上述したように、この第2実施例によるデータ生成方法によれば、上層及び下層の配線パターンデ 10 ータ I M (1+1) , I M (1-1) を用いて簡単な図形演算によってダミーパターンデータ I M を生成することができる。図6は、このパターンデータ I M に基づいて形成されたダミーパターンを有する例えば4層 A I 配線構造のデバイスの断面図である。このデバイスの製造プロセスについて、以下に説明する。P型半導体基板1の表面に素子分離領域2をLOCOS法等によって形成し、さらにゲート酸化膜3を形成した後、ゲート電極4をタングステンボリサイド等によって形成する。

【0036】次に、素子分離領域2及びゲート電極4を 20 マスクにしてイオン注入を行うことにより、LDD構造を形成する10¹⁷~10¹⁹ c m⁻³ の濃度を持つN⁻ 拡散層5を形成し、さらにLDDスペーサ6をゲート電極4の側壁に形成した後、素子分離領域2、ゲート電極4及びLDDスペーサ6をマスクにしてAs⁺, P⁺のイオン注入を行い、適当な熱処理を施して10²⁰ c m⁻³以上の濃度を持つN⁺ 拡散層7を形成する。次いで、SiO2 (NSG), PSG, BPSG, SOG等の絶縁膜を単独あるいは組み合わせてCVD法で堆積し、場合によってはこれらの膜をエッチバックしたり、BPSG膜を 30 800℃~900℃の高温熱処理を施してフローすることにより、平坦化された絶縁膜8を形成する。

【0037】この絶縁膜8中に、N+ 拡散層7及びゲート電極4上に達するコンタクトホール9(ゲート電極4側については図示せず)を開口する。コンタクトホール9には、タングステンプラグ10を埋め込む。タングステンプラグ10の代わりに、パリアメタルTiN/Tiをスパッタした後、ウエハを500℃以上の高温に保った状態でAI(Si含有)を数百nmスパッタし、AIを表面流動させて埋め込んでも良い。タングステンプラ 40グ10を形成した後、1AI配線11及び1AIダミーパターン12を、Ti, AISiCu, TiON, TiN等の複合膜で形成する。このとき、1AIダミーパターン12のデータは、数2~数9の論理演算式にi=1を代入することによって得られる。

【0038】次に、プラズマTEOS SiO2,O3 TEOS SIO2 等を数百nm程度堆積した後、SOGをコーティング、エッチバックして1A1段差部を埋め込み、しかる後再びプラズマTEOS SiO2,O する。続いて、2 A I 配線16及び2 A I ダミーバターン17を、Ti, A I Si Cu, Ti ON、Ti N等の複合膜で形成する。このとき、2 A I のダミーパターン17のデータは、数2~数9の論理演算式にi=2を代入することによって得られる。以下3層,4層と順次、層間絶縁膜、コンタクト部、3 A I,4 A I 配線パターン19,20及び3 A I ダミーパターン21が、上述したプロセスで形成されていくことになる。このとき、各層のA I ダミーパターンの配線パターンデータは、数2~数9の演算式で与えられる。

【0039】すなわち、上述した第2実施例においては、上層及び下層の各配線パターンデータからダミーバターンデータを定義し、このダミーパターンデータを用いてダミーパターン領域(Chip-In) を分割し、分割された領域及び配線パターン下の領域(図5の斜線領域)にダミーパターンを形成するようにしている。これにより、上層の配線パターン下のみならず、それ以外のダミーパターン領域にも部分的にダミーパターンが配されるので、密配線領域と疎配線領域の境界に大きな局部段差を生ずることなく、デバイス表面の絶対段差を小さくすることができるとともに、図7から明らかな如くA1配線間容量を低減できる。

【0040】図7において、I₁, I₂, I₃ をA l 配線、C₀ を配線上下面容量、C₁ を配線側面容量とすると、I₁ - I₂ 間容量Caは、

【数10】

 $Ca = C_1 + (2C_0 C_1) / (2C_1 + C_0)$

となり、また I2 - I3 間容量 C b は、

【数11】

 $Cb = C_1 / 2 + (C_0 C_1) / (C_1 + C_0)$

となる。すなわち、 I_2 - I_3 間容量C bは、 I_1 - I_2 間容量C a と同レベルであるが、ダミーパターンをダミーパターン領域全面に敷き詰めた従来例に比べると小さく抑えられる。また、配線パターンとダミーパターンのスペースを平坦度が許す限り広く設定すれば、 I_2 - I_3 間容量C b を無視できるレベルまで小さくすることも可能である。このように、A I 配線間容量を小さくできることにより、この容量に起因する配線間のクロストークを低減できる。

【0041】次に、上述した第2実施例の変形例について、図8の平面図に基づいて説明する。この変形例では、次式に示すように、ダミーパターン領域データ($Chip-I_{Mi}$)。から、数2,数4及び数6の論理演算式で求められる各データ I_{Di1} , I_{Di2} , I_{Di3} を差し引くことによってダミーパターンデータ I_{Di1} を求める。

【数12】

め込み、しかる後再びプラズマTEOS SiO2,O $I_{Mi} = (Chip-I_{Mi})_0 - I_{Di1} - I_{Di2} - I_{Di3}$ 3 TEOS SiO2 を堆積して層間絶縁膜 1 3を形成 50 このパターンデータ I_{Di} に基づいてダミーパターンが形

(8)

特開平6-326106

13

成されたデバイスの断面図を図9に示す。なお、このデ パイスの製造プロセスは、基本的に図6のそれと違いは ないので、その説明については省略する。

【0042】この変形例では、第2の実施例の場合に は、上層及び下層の各配線パターンデータから定義した ダミーパターンデータを用いてダミーパターン領域(Ch ip-Ivi) ®を分割したのに対し、上層及び下層の各配 線パターンデータから定義したダミーパターンデータを 用いてダミーパターン領域 (Chip-Ixi) p にスリット を入れ、残りのダミーパターン領域(図8の斜線領域) にダミーパターンを形成するようにしている。これによ れば、デバイス表面の平坦化及びA1配線間容量の低減 の点で第2実施例の場合と同程度の効果を得ることがで きる。さらには、ダミーパターン領域 (Chip-In) p にスリットを入れるだけであるため、第2実施例に比し て演算式が簡潔となり、演算に用いるデータ量を少なく できる。

【0043】次に、グリッド(Grid)方式に適用し た本発明の第3実施例について説明する。多層A1配線 構造を有するデバイスにおいて、一例として、図10に 20 示す如き配線パターンを有する第i層に対し、ダミーパ ターンを形成する場合について説明する。先ず、ダミー パターンデータとして複数個の多角形の集合からなる島 状パターン、本実施例では、図11に示すように、(3 ×3) 個の正方形の集合からなる正方形の島状パターン を2次元配列するパターンデータを用意する。ただし、 図11において、島状パターンを構成する最小単位の寸 法しは、配線パターンのデザインルールを満たす必要が ある。また、島状パターン間の間隔Sは、少なくとも2 L
くSの関係を満足するように設定される。

【0044】今、第i層の信号線(電源線をも含むもの とする)の配線パターンの占める領域のデータを Inix 島状パターンからなるダミーパターンデータを Inp、最 終的に求めるべき第1層のダミーパターンデータを101 とする。先ず、配線パターンデータ Ini に対してデータ インクリメントをかけることによってデータ (I * 1 + α) を得る。ここで、データインクリメントとは、ある 領域に対してその周囲に配線パターンの最小ルール・ビ ッチ以上の一定値 αだけ領域を拡大する処理をデータ上 で行うことを言う。

【0045】次に、データインクリメントによって得ら れたデータ (I₁₁ + α) とダミーパターンデータ I₁₀ と の論理積をとり、この論理積データをダミーパターンデ ータIopから差し引くことによって第1層のダミーパタ ーンデータ [1] を得る。その論理演算式を次式に示す。

[数13] $I_{Di} = I_{Dp} - \{(I_{Mi} + \alpha) \times I_{Dp}\}$ そして、このダミーパターンデータ In と配線パターン データ [wi との論理和によるデータ ([pi + [wi) が第 1層の最終的な配線パターンデータとなり、この配線パ 14

ーパターンの各パターンの形成が行われる。その配線パ ターンを図12に示す。

【0046】このように、第1層のダミーパターンデー タエルを生成するに当り、複数個の多角形の集合からな る島状パターンを2次元配列するパターンデータ In,を 用意し、この島状パターンデータ I в p と第1層の配線パ ターンデータ Intelを演算処理するようにしたことによ り、単純な図形データの論理演算によって第i層のダミ ーパターンデータ In を生成できる。さらに、本実施例 10 においては、従来のように小さな島状パターンを2次元 配列するのではなく、複数のパターンの集合からなるあ る程度大きな島状パターンを2次元配列するようにした ので、従来のグリッド方式に比べて演算に用いるデータ 量を少なくできるとともに、演算時間の短縮化を図れ る。

【0047】また、第1層の配線パターンデータImに 対するデータインクリメント量 α を配線パターンのデザ インルールを満たすようにすれば、このダミーパターン データ [1 に基づいて形成されるダミーパターンのデザ インルールをチェックする必要がない。さらに、ダミー パターンは最後にマージ(足し合わせてひとつの図形デ ータにすること) すれば、EB変換時の処理データ量は 多くならない。

【0048】次に、コンタクトホールの加工の際に適用 される本発明の第4実施例に係るダミーパターンデータ の生成方法の手順について、図13のフローチャートに したがって説明する。先ず、第 i 番目の配線層のダミー パターンデータを生成するに当り、第(i+2)層から 上の層の各コンタクト領域(コンタクトホールが形成さ 30 れる領域)を定義するデータ(以下、コンタクト領域デ ータと称する)の論理和をとる(ステップS11)。こ の論理和データ(第1のデータ)をD:1とする。ここ で、第(1+1)層のコンタクト領域データ、即ち第1 層のすぐ上の層のコンタクト領域データについては、そ の下に元来配線パターンが存在するため考慮する必要は ない。

【0049】続いて、コンタクト領域の大きさに余裕を 持たせるために、論理和データDnに対してデータイン クリメントをかけることによってインクリメントデータ (第2のデータ) D12を得る(ステップS12)。この ときのインクリメント量については、ステッパーの合わ せ精度以上に設定する必要がある。次に、形成するダミ ーパターンによって本来の配線パターンが短絡しないよ うに、インクリメントデータD12から配線パターンデー タM₁のインクリメントデータM₁を差し引くことによ って差データ(第3のデータ)Diaを求める(ステップ S13).

【0050】なお、配線パターンデータM:のインクリ メント量については、配線パターンの最小加工寸法S ターンデータに基づいて第1層の配線パターン及びダミ 50 🔐 以上若しくは寄生容量が問題にならない最小配線パ 15

ターン間隔dom。以上でかつ平坦化が可能な最大配線パ ターン間ギャップGap... 以下に設定する必要があ る。次に、差データDiaに対してデータディクリメント をかけ、さらに残存したデータに対して同じ量だけデー タインクリメントをかけることによって最終的なダミー パターンデータD: を求める (ステップS14)。この ときのインクリメント量については、ダミーパターンの 最小加工寸法の1/2以上に設定する必要がある。

【0051】ステップS14の処理により、求められた ダミーパターンデータD: のうち、最小加工寸法以下の 10 データは消滅する。このステップS14の処理は、配線 パターンの平坦化にとってのワーストケースを考慮して の処理である。配線パターンの平坦化にとってのワース トケースは、以下のようなケースがある。すなわち、図 14において、a.cがステップS13におけるインク リメント量 AMa、bがステップS14におけるインク リメント量AMbのとき、ダミーパターンデータは消失 し、配線パターン間に (2 a + b) のギャップができる ことになる。

【0052】0.35 µm世代において、一例として、 配線パターンの最小加工寸法Smaを 0.5 μm、最大 埋込みギャップGap... を5μm、寄生容量が問題と ならない配線パターン間隔の最小値daia を1μmとす ると、具体的には、ステップS13におけるインクリメ ント量AMaは、

·【数14】5μm≤ΔMa≤1μm となり、またステップS14におけるインクリメント量 ΔMbは、

【数15】 $1 \mu m \le 2 \times \Delta M b \le 5 \mu m - 2 \times \Delta M a$ より、

【数16】0. 5μ m $\leq \Delta$ M $b\leq 1$. 5μ m となる。

【0053】図15は、図13の手順によって生成され たダミーパターンデータDiに基づいて生成されたダミ ーパターンを有する例えば4層A1配線構造のデバイス の断面図である。ここで、第4層~第1層の各A1配線 パターンを4AI~1AI、4AIの配線パターンと3 Alの配線パターンとを接続する2つのコンタクトホー ルを4con:, 4con2、3Alの配線パターンと 2Alの配線パターンとを接続するコンタクトホールを 40 3con、2Alの配線パターンと1Alの配線パター ンとを接続するコンタクトホールを2conとする。

【0054】図15において、第1層と第2層における 図の左側にはAI配線パターンが存在しないが、上述し た生成手順にしたがって、第1層には3つ上の4con のコンタクト領域データを用いて生成されるパターンデ ータに基づいてダミーパターン21が形成され、第2層 には2つ上の4conのコンタクト領域データを用いて 生成されるパターンデータに基づいてダミーパターン2

し、図16を参照しつつさらに詳述する。今、第1層に は1Al配線パターンが図16(A)に示すようにパタ ーニングされ、第3層,第4層には3A1,4A1配線

パターンが図16 (B) に示すようにパターニングさ れ、さらに4con1, 4con2の2のコンタクトホ ールが形成されるものとする。

16

【0055】この場合、4con2のコンタクトホール の下には1A1配線パターンが存在することから、4c 0 n1 のコンタクトホールの下にのみダミーパターンが 形成されることになる。そのパターンデータの生成に際 しては、図16(C)に示すように、4con のコン タクト領域に対して一点鎖線で示すインクリメント領域 が設定される。そして、このインクリメント領域に基づ いて、図16(D)に示すように、1AIダミーパター ンが形成されることになる。

【0056】このように、コンタクトホールの加工にお いて、ある層について2つ上の層から上の各層のコンタ クト領域データを用いてダミーパターンデータを生成 し、このパターンデータに基づいてダミーパターンを形 20 成することにより、コンタクト開口部分の高さ(本例で は、3A1の高さ)が一致し、さらに3A1配線パター ン上の層間膜の膜厚も同一となるため、4 c o n1 , 4 con2 のコンタクトホールの閉口径のバラツキを抑え ることができる。また、コンタクトホールをエッチング する深さが均一になることから、オーバーエッチング量 を少なくできるため、クラウンの発生も防止できる。

[0057]

【発明の効果】以上説明したように、本発明によれば、 ある層のダミーパターンを形成する際に、その上の層の 30 配線パターン又はダミーパターンを考慮し、これらのパ ターンデータを用いて図形データの演算処理を行ってダ ミーパターンデータを生成し、このダミーパターンデー 夕に基づいてダミーパターンを形成するようにしたこと により、上層の配線パターン又はダミーパターンの下に ダミーパターンが配されることになるので、デバイス表 面の絶対段差を小さくでき、デバイス表面の平坦度を向 上できることになる。このとき、上層の配線パターン又 はダミーパターンが形成される領域よりも広い領域にダ ミーパターンを形成することにより、密配線領域と疎配 線領域の境界における傾斜をなだらかにできるので、当 該境界における局部段差をも小さく抑えることができる

【0058】また、ある層のダミーパターンを形成する 際に、その上の層の配線パターンのみならず、その下の 層の配線パターンをも考慮し、これらのパターンデータ を用いて図形演算によってダミーパターンデータを生成 し、このダミーパターンデータに基づいてダミーパター ンを形成するようにしたことにより、配線パターンの形 成領域を除く一定の領域において、上層の配線パターン 2が形成される。第1層のダミーパターンの形成に関 50 の下のみならず、他の領域にも部分的にダミーパターン

特開平6-326106

17

が配されるか、または上層の配線パターンの下を除く他 の領域にダミーパターンが配されることになる。これに より、デバイス表面の絶対段差を小さくでき、デバイス 表面の平坦度を向上できるとともに、配線パターンの形 成領域を除く一定の領域全体に亘ってダミーパターンを 形成した場合における配線間容量の増大による配線間の クロストークの問題及び密配線領域と疎配線領域の境界 における局部段差の問題を解消できることになる。

【0059】さらに、ある層のダミーパターンを形成す る際に、複数個の多角形の集合からなる島状パターンを 10 2次元配列するパターンデータを用意し、この島状パタ ーンデータとある層の配線パターンデータとの図形デー タの論理演算を行うことによってダミーパターンデータ を生成し、このパターンデータに基づいてダミーパター ンを形成するようにしたことにより、単純な図形演算処 理で、小面積のダミーパターンを配線パターンと同一の 層に自動生成できるとともに、デバイス表面の絶対段差 を緩和し、配線不良及び配線間のクロストークを抑える ことが可能となる。

【0060】このように、本発明によるダミーパターン 20 の形成方法を適用することにより、デバイス表面の絶対 段差を緩和できることから、デバイスとしては、各層の コンタクト部やA1配線形成のためのリソグラフィ工程 のフォーカスマージンを向上できるため、微細配線の形 成が可能となり、多層AI配線の信頼性を向上できるこ とになる。

【0061】また、コンタクトホールの加工において、 ある層について2つ上の層から上の各層のコンタクト領 域データを用いてダミーパターンデータを生成し、この パターンデータに基づいてダミーパターンを形成するよ 30 容量の概念図である。 うにしたことにより、コンタクトホールが存在する領域 の下に位置する下層の領域には全てダミーパターンが形 成されるため、コンタクト領域の段差をなくすことがで きる。その結果、コンタクト開口部分の高さが揃うた め、コンタクトホールの開口径のバラツキを抑えること ができるとともに、コンタクトホールをエッチングする 深さが均一になるため、オーバーエッチング量を少なく でき、クラウンの発生を防止できることになる。

【図面の簡単な説明】

【図1】本発明による第1実施例の平面概念図である。 【図2】本発明による第1実施例における配線パターン データ生成の手順を示すフローチャートである。

18 【図3】本発明の第1実施例に係るデバイスの断面図で

【図4】本発明の第1実施例の変形例に係るデバイスの 断面図である。

【図5】本発明の第2実施例の平面概念図である。

【図6】本発明の第2実施例に係るデバイスの断面図で

【図7】本発明の第2実施例におけるAI配線間容量の 概念図である。

【図8】本発明の第2実施例の変形例の平面概念図であ

【図9】本発明の第2実施例の変形例に係るデバイスの 断面図である。

【図10】本発明の第3実施例における配線パターン図

【図11】本発明の第3実施例におけるダミーパターン 図である。

【図12】本発明の第3実施例における最終配線パター ン図である。

【図13】本発明の第4実施例におけるダミーパターン データの生成方法の手順を示すフローチャートである。

【図14】配線パターンの平坦化にとってのワースト・ ケースについての説明図である。

【図15】本発明の第4実施例に係るデバイスの断面図 である。

【図16】ダミーパターンを形成する過程における各層 の平面パターン図である。


【図17】従来例を示す平面概念図である。

【図18】従来例の問題点を説明するためのA 1 配線間


【図19】コンタクトホールの加工についての従来例に 係るデバイスの断面図である。

【符号の説明】


- 1 P型半導体基板
- 4 ゲート電極
- 11 1A1配線パターン
- 12 1AIダミーパターン
- 13, 18 層間絶緣膜
- 16 2A1配線パターン
- 40 17 2A1ダミーパターン
 - 19 3A 1配線パターン
 - 21 3AIダミーパターン




【図2】



配線データ生成のフローチャート




【図7】



【図10】


第3実施例における配線パターン図

特開平6-326106



(13)


特開平6-326106





(14)

特開平6-326106

【図17】








【図18】


従来例におけるAI 配線間容量の概念図

従来例の平面 概念図

【図19】



(A) 層間膜の高さが其なるケース



(B) 層間膜の厚さが異なるケース

従来例に係るテバイスの断面図